BUFFER DE TRADUCCIÓN ANTICIPADA (TLB)

BUFFER DE TRADUCCIÓN ANTICIPADA (TLB)

Translation Lookaside Buffer (TLB) es una memoria caché administrada por la MMU, que contiene partes de la tabla de paginación, es decir, relaciones entre direcciones virtuales y reales. Posee un número fijo de entradas y se utiliza para obtener la traducción rápida de direcciones. Si no existe una entrada buscada, se deberá revisar la tabla de paginación y tardará varios ciclos más, sobre todo si la página que contiene la dirección buscada no está en memoria primaria (véase memoria virtual). Si en la tabla de paginación no se encuentra la dirección buscada, saltará una interrupción conocidacomo fallo de página.

Memoria cache: Guardar la referencia de las páginas. La tabla se llama TLB.

La tabla de páginas se mantiene en memoria principal.

El registro base de la tabla de páginas (PTBR) señala la tabla de páginas.

El registro de longitud de tabla de páginas (PRLR) indica el tamaño de la tabla de paginas

Toda memoria virtual puede causar dos accesos a memoria física

Uno para buscar en la tabla de página apropiada.

Uno para buscar los datos solicitados.

Para solventar este problema, la mayoría de esquemas de memoria virtual utilizan una cache especial de alta velocidad para las entradas de la tabla de página.

– Se le denomina buffer de traducción anticipada [traslation lookaside buffer (TLB)], también llamado registros asociativos.

Contiene aquellas entradas de la tabla de páginas que han sido usadas de forma más reciente.

Dada una dirección virtual, el procesador primero examina la TLB

Si la entrada de la tabla de páginas solicitada esta presente (acierto en TLB), entonces se recupera el número de marco y se construye la dirección real.

Si la entrada de la tabla de páginas solicitada no se encuentra (fallo en la TLB), el procesador utiliza el número de página para indexar la tabla de páginas del proceso.

 

Primero comprueba si la página solicitada esta todavía en la memoria principal

Si no se encuentra en la memoria principal, se produce un fallo en la memoria, llamado fallo de página.

 

La TLB se actualiza para incluir esta nueva entrada de la tabla de páginas.

 

Registros asociativos/ tiempo de acceso efectivo sin intercambio. (cache)

 

Épsilon: tiempo de búsqueda asociativa.  Tiempo de búsqueda en la cache.

 

t = tiempo de ciclo de memoria, tiempo de acceso a un dato en memoria.

 

Alfa= tasa de aciertos – porcentaje de veces que un número de página se encuentra en los registros asociativos. Probabilidad de que este en cache.

1-alfa: Probabilidad de que no esté en cache.

EAT = Tiempo de acceso efectivo

EAT= (t + epsilon)alfa + (2t + epsilon )(1-alfa)

 

Traducción de direcciones (A’,A’’)

-si A’ es un registro asociativo, saque el marco #

-De otra forma obtenga el marco # de la tabla de páginas de memoria.

 

Anuncios

Responder

Introduce tus datos o haz clic en un icono para iniciar sesión:

Logo de WordPress.com

Estás comentando usando tu cuenta de WordPress.com. Cerrar sesión / Cambiar )

Imagen de Twitter

Estás comentando usando tu cuenta de Twitter. Cerrar sesión / Cambiar )

Foto de Facebook

Estás comentando usando tu cuenta de Facebook. Cerrar sesión / Cambiar )

Google+ photo

Estás comentando usando tu cuenta de Google+. Cerrar sesión / Cambiar )

Conectando a %s